Uma explicação completa do processo de fabricação de chips (2/2): da bolacha à embalagem e teste

A fabricação de cada produto semicondutor requer centenas de processos, e todo o processo de fabricação é dividido em oito etapas:Processamento de wafer - oxidação - fotolitografia - gravura - deposição de filmes finos - interconexão - teste - embalagem.

---

Etapa 5: Deposição de filme fino

Para criar os micro dispositivos dentro do chip, precisamos depositar continuamente camadas de filmes finos e remover o excesso de peças gravando e também adicionar alguns materiais para separar diferentes dispositivos. Cada transistor ou célula de memória é construída passo a passo pelo processo acima. O "filme fino" de que estamos falando aqui refere -se a um "filme" com uma espessura inferior a 1 mícron (μm, um milionésimo de um metro) que não pode ser fabricado por métodos de processamento mecânico comum. O processo de colocar um filme que contém as unidades moleculares ou atômicas necessárias em uma bolacha é "depoimento".

Para formar uma estrutura de semicondutores de várias camadas, precisamos primeiro criar uma pilha de dispositivos, ou seja, empilhando alternadamente várias camadas de filmes finos de metal (condutores) e filmes dielétricos (isolantes) na superfície da bolacha e removendo os excesso de peças através de repetidos processos de gravação para formar uma estrutura tridimensional. Técnicas que podem ser usadas para processos de deposição incluem deposição de vapor químico (DCV), deposição da camada atômica (ALD) e deposição física de vapor (PVD) e métodos usando essas técnicas podem ser divididos em deposição seca e úmida.

Deposição de vapor químico (CVD)

Na deposição de vapor químico, os gases precursores reagem em uma câmara de reação para formar um filme fino preso à superfície da bolacha e subprodutos que são bombeados para fora da câmara. A deposição de vapor químico aprimorada por plasma usa plasma para gerar os gases do reagente. Este método reduz a temperatura da reação, tornando-o ideal para estruturas sensíveis à temperatura. O uso de plasma também pode reduzir o número de depoimentos, geralmente resultando em filmes de alta qualidade.

Deposição de camada atômica (ALD)

A deposição da camada atômica forma filmes finos depositando apenas algumas camadas atômicas por vez. A chave para esse método é ciclo etapas independentes que são executadas em uma determinada ordem e manter um bom controle. O revestimento da superfície da wafer com um precursor é o primeiro passo e, em seguida, diferentes gases são introduzidos para reagir com o precursor para formar a substância desejada na superfície da wafer.

Deposição de vapor físico (PVD)

Como o nome indica, a deposição física de vapor refere -se à formação de filmes finos por meios físicos. A pulverização é um método de deposição de vapor físico que usa plasma de argônio para pulverizar átomos de um alvo e depositá -los na superfície de uma bolacha para formar um filme fino. Em alguns casos, o filme depositado pode ser tratado e melhorado por meio de técnicas como tratamento térmico ultravioleta (UVTP).

Etapa 6: Interconexão

A condutividade dos semicondutores é entre condutores e não condutores (ou seja, isoladores), o que nos permite controlar completamente o fluxo de eletricidade. Os processos de litografia, gravura e deposição baseados em wafer podem criar componentes como transistores, mas eles precisam estar conectados para permitir a transmissão e recepção de energia e sinais.

Os metais são usados ​​para a interconexão do circuito devido à sua condutividade. Os metais usados ​​para semicondutores precisam atender às seguintes condições:

· Baixa resistividade: Como os circuitos de metal precisam passar por corrente, os metais neles devem ter baixa resistência.

· Estabilidade termoquímica: As propriedades dos materiais de metal devem permanecer inalteradas durante o processo de interconexão de metal.

· Alta confiabilidade: À medida que a tecnologia de circuito integrado se desenvolve, até pequenas quantidades de materiais de interconexão de metal devem ter durabilidade suficiente.

· Custo de fabricação: Mesmo que as três primeiras condições sejam atendidas, o custo do material é alto demais para atender às necessidades da produção em massa.

O processo de interconexão usa principalmente dois materiais, alumínio e cobre.

Processo de interconexão de alumínio

O processo de interconexão de alumínio começa com deposição de alumínio, aplicação fotorresistente, exposição e desenvolvimento, seguida de gravura para remover seletivamente qualquer excesso de alumínio e fotorresistente antes de entrar no processo de oxidação. Após a conclusão das etapas acima, os processos de fotolitografia, gravação e deposição são repetidos até que a interconexão seja concluída.

Além de sua excelente condutividade, o alumínio também é fácil de fotolitografia, gravar e depositar. Além disso, tem um baixo custo e boa adesão ao filme de óxido. Suas desvantagens são que é fácil corroer e tem um ponto de fusão baixo. Além disso, para impedir que o alumínio reaja com o silício e causando problemas de conexão, os depósitos de metal precisam ser adicionados para separar o alumínio da bolacha. Este depósito é chamado de "barreira metal".

Os circuitos de alumínio são formados por deposição. Depois que a bolacha entra na câmara de vácuo, um filme fino formado por partículas de alumínio aderirá à wafer. Esse processo é chamado de "deposição de vapor (VD)", que inclui deposição química de vapor e deposição física de vapor.

Processo de interconexão de cobre

À medida que os processos de semicondutores se tornam mais sofisticados e os tamanhos dos dispositivos diminuem, a velocidade de conexão e as propriedades elétricas dos circuitos de alumínio não são mais adequadas e são necessários novos condutores que atendem aos requisitos de tamanho e custo. A primeira razão pela qual o cobre pode substituir o alumínio é que ele tem menor resistência, o que permite velocidades mais rápidas de conexão do dispositivo. O cobre também é mais confiável porque é mais resistente à eletromigração, o movimento de íons metálicos quando a corrente flui através de um metal do que o alumínio.

No entanto, o cobre não forma facilmente compostos, dificultando a vaporização e a remoção da superfície de uma bolacha. Para resolver esse problema, em vez de gravar o cobre, depositamos e gravemos materiais dielétricos, que formam padrões de linha de metal que consistem em trincheiras e vias onde necessário e, em seguida, preenchem os "padrões" acima mencionados com o cobre para alcançar a interconexão, um processo chamado "damascene".

À medida que os átomos de cobre continuam se difundindo no dielétrico, o isolamento deste último diminui e cria uma camada de barreira que bloqueia os átomos de cobre de mais difusão. Uma fina camada de sementes de cobre é então formada na camada de barreira. Esta etapa permite a eletroplicação, que é o preenchimento de padrões de alta proporção com cobre. Após o enchimento, o excesso de cobre pode ser removido por polimento mecânico metal (CMP). Após a conclusão, um filme de óxido pode ser depositado e o excesso de filme pode ser removido por processos de fotolitografia e gravura. O processo acima precisa ser repetido até que a interconexão de cobre seja concluída.

A partir da comparação acima, pode -se observar que a diferença entre interconexão de cobre e interconexão de alumínio é que o excesso de cobre é removido pelo CMP de metal em vez de gravar.

Etapa 7: Teste

O principal objetivo do teste é verificar se a qualidade do chip semicondutor atende a um determinado padrão, de modo a eliminar produtos defeituosos e melhorar a confiabilidade do chip. Além disso, os produtos defeituosos testados não entrarão na etapa de embalagem, o que ajuda a economizar custos e tempo. A classificação eletrônica de matriz (eds) é um método de teste para as bolachas.

O EDS é um processo que verifica as características elétricas de cada chip no estado de wafer e, assim, melhora o rendimento do semicondutor. Os EDs podem ser divididos em cinco etapas, como segue:

01 Monitoramento de parâmetros elétricos (EPM)

O EPM é o primeiro passo no teste de chip semicondutor. Esta etapa testará cada dispositivo (incluindo transistores, capacitores e diodos) necessário para os circuitos integrados de semicondutores para garantir que seus parâmetros elétricos atendam aos padrões. A principal função do EPM é fornecer dados de características elétricas medidas, que serão usadas para melhorar a eficiência dos processos de fabricação de semicondutores e o desempenho do produto (não para detectar produtos defeituosos).

02 Teste de envelhecimento de wafer

A taxa de defeitos semicondutores vem de dois aspectos, a saber, a taxa de defeitos de fabricação (mais alta no estágio inicial) e a taxa de defeitos em todo o ciclo de vida. O teste de envelhecimento de wafer refere -se a testar a bolacha sob uma determinada tensão de temperatura e CA/CC para descobrir os produtos que podem ter defeitos no estágio inicial, ou seja, para melhorar a confiabilidade do produto final, descobrindo possíveis defeitos.

03 Detecção

Após a conclusão do teste de envelhecimento, o chip semicondutor precisa ser conectado ao dispositivo de teste com uma placa de sonda e, em seguida, os testes de temperatura, velocidade e movimento podem ser realizados na bolacha para verificar as funções de semicondutores relevantes. Consulte a tabela para obter uma descrição das etapas de teste específicas.

04 Reparo

O reparo é a etapa de teste mais importante, porque alguns chips com defeito podem ser reparados substituindo os componentes problemáticos.

05 Dotting

Os chips que falharam no teste elétrico foram resolvidos nas etapas anteriores, mas ainda precisam ser marcadas para distingui -las. No passado, precisávamos marcar chips com defeito com tinta especial para garantir que eles pudessem ser identificados com o olho nu, mas agora o sistema os classifica automaticamente de acordo com o valor dos dados do teste.

Etapa 8: embalagem

Após os vários processos anteriores, a bolacha formará chips quadrados de tamanho igual (também conhecido como "chips únicos"). A próxima coisa a fazer é obter chips individuais cortando. Os chips recém -cortados são muito frágeis e não podem trocar sinais elétricos, portanto precisam ser processados ​​separadamente. Esse processo é a embalagem, que inclui a formação de uma concha de proteção fora do chip semicondutor e permitir que eles trocem sinais elétricos com o exterior. Todo o processo de embalagem é dividido em cinco etapas, a saber, serra de bolacha, acessório de chip único, interconexão, moldagem e teste de embalagem.

01 serra de bolacha

Para cortar inúmeros chips densamente arranjados da bolacha, devemos primeiro "triturar" cuidadosamente a parte de trás da bolacha até que sua espessura atenda às necessidades do processo de embalagem. Após a moagem, podemos cortar a linha do escriba na bolacha até que o chip semicondutor seja separado.

Existem três tipos de tecnologia de serra: corte de lâmina, corte a laser e corte de plasma. O cubo da lâmina é o uso de uma lâmina de diamante para cortar a bolacha, que é propensa ao calor e detritos de fricção e, assim, danificar a bolacha. O cubos a laser tem maior precisão e pode facilmente lidar com as bolachas com espessura fina ou espaçamento de pequenas linhas de escriba. O cubo plasmático usa o princípio da gravação de plasma, portanto, essa tecnologia também é aplicável, mesmo que o espaçamento da linha do escriba seja muito pequeno.

02 Anexo de wafer único

Depois que todos os chips são separados da bolacha, precisamos conectar os chips individuais (bolachas únicas) ao substrato (quadro de chumbo). A função do substrato é proteger os chips semicondutores e permitir que eles trocem sinais elétricos com circuitos externos. Adesivos de fita líquida ou sólida podem ser usados ​​para conectar os chips.

03 Interconexão

Depois de conectar o chip ao substrato, também precisamos conectar os pontos de contato dos dois para alcançar a troca de sinal elétrico. Existem dois métodos de conexão que podem ser usados ​​nesta etapa: ligação de arame usando fios de metal fino e ligação de chip usando blocos de ouro esféricos ou blocos de estanho. A ligação do fio é um método tradicional, e a tecnologia de ligação de chips pode acelerar a fabricação de semicondutores.

04 Moldagem

Depois de concluir a conexão do chip semicondutor, é necessário um processo de moldagem para adicionar um pacote à parte externa do chip para proteger o circuito integrado do semicondutor de condições externas, como temperatura e umidade. Depois que o molde do pacote é feito conforme necessário, precisamos colocar o chip semicondutor e o composto de moldagem epóxi (EMC) no molde e selar. O chip selado é a forma final.

05 Teste de embalagem

Os chips que já tiveram seu formulário final também devem passar no teste de defeito final. Todos os chips semicondutores acabados que entram no teste final são chips semicondutores concluídos. Eles serão colocados no equipamento de teste e definirão diferentes condições, como tensão, temperatura e umidade para testes elétricos, funcionais e de velocidade. Os resultados desses testes podem ser usados ​​para encontrar defeitos e melhorar a qualidade do produto e a eficiência da produção.

Evolução da tecnologia de embalagem

À medida que o tamanho do chip diminui e os requisitos de desempenho aumentam, a embalagem passou por muitas inovações tecnológicas nos últimos anos. Algumas tecnologias e soluções de embalagem orientadas para o futuro incluem o uso de depoimento para processos tradicionais de back-end, como embalagens no nível de wafer (WLP), processos de bumajamento e tecnologia de camada de redistribuição (RDL), além de tecnologias de gravação e limpeza para fabricação de gotejamento frontal.

O que é embalagem avançada?

A embalagem tradicional exige que cada chip seja cortado da bolacha e colocado em um molde. A embalagem no nível da wafer (WLP) é um tipo de tecnologia de embalagem avançada, que se refere a embalagem diretamente do chip ainda na bolacha. O processo de WLP é empacotar e testar primeiro e depois separar todos os chips formados da bolacha ao mesmo tempo. Comparado com a embalagem tradicional, a vantagem do WLP é o menor custo de produção.

A embalagem avançada pode ser dividida em embalagens 2D, embalagem 2.5D e embalagem 3D.

Embalagem 2D menor

Como mencionado anteriormente, o principal objetivo do processo de embalagem inclui o envio do sinal do chip semicondutor para o exterior, e os inchaços formados na bolacha são os pontos de contato para enviar sinais de entrada/saída. Esses inchaços são divididos em fã e fan-out. O antigo em forma de ventilador está dentro do chip, e o último em forma de ventilador está além da faixa de chips. Chamamos a E/S de sinal de entrada/saída (entrada/saída) e o número de entrada/saída é chamado de contagem de E/S. A contagem de E/S é uma base importante para determinar o método de embalagem. Se a contagem de E/S for baixa, a embalagem de ventilador será usada. Como o tamanho do chip não muda muito após a embalagem, esse processo também é chamado de embalagem em escala de chip (CSP) ou embalagem em escala de chip (WLCSP) em nível de wafer (WLCSP). Se a contagem de E/S for alta, geralmente for usada embalagem de fan-Out e camadas de redistribuição (RDLs), além de solavancos para ativar o roteamento de sinal. Esta é a "embalagem de wafer de fan-out (Fowlp)".

2.5d embalagem

A tecnologia de embalagem 2.5D pode colocar dois ou mais tipos de chips em um único pacote, permitindo que os sinais sejam roteados lateralmente, o que pode aumentar o tamanho e o desempenho da embalagem. O método de embalagem 2.5D mais utilizado é colocar chips de memória e lógica em um único pacote através de um interposer de silício. A embalagem 2.5D requer tecnologias principais, como vias de silício (TSVs), micro sumps e rdls de arremesso fino.

Embalagem 3D

A tecnologia de embalagem 3D pode colocar dois ou mais tipos de chips em um único pacote, permitindo que os sinais sejam roteados verticalmente. Essa tecnologia é adequada para chips de semicondutores de contagem de E/S menores e mais altos. O TSV pode ser usado para chips com altas contagens de E/S, e a ligação do fio pode ser usada para chips com contagens de E/S baixa e, finalmente, formar um sistema de sinal no qual os chips são dispostos verticalmente. As tecnologias principais necessárias para a embalagem 3D incluem a tecnologia TSV e Micro-Bump.

Até agora, as oito etapas da fabricação de produtos semicondutores "Processamento de wafer - oxidação - fotolitografia - gravura - deposição de filmes finos - interconexão - teste - embalagem" foram totalmente introduzidos. De "Sand" a "Chips", a tecnologia de semicondutores está realizando uma versão real de "transformar pedras em ouro".

---

Vetek semicondutor é um fabricante profissional chinês deTantalum Carboking Coating, Revestimento de carboneto de silício, Grafite especial, Cerâmica de carboneto de silícioeOutras cerâmicas semicondutores. O vetek semicondutor está comprometido em fornecer soluções avançadas para vários produtos de wafer da SIC para a indústria de semicondutores.

Se você estiver interessado nos produtos acima, não hesite em entrar em contato conosco diretamente.  

Mob: +86-180 6922 0752

Whatsapp: +86 180 6922 0752

E -mail: anny@veteksemi.com