Materiais e Design

Selecionar a combinação adequada de substrato e revestimento é a chave para evitar falhas prematuras dos componentes, reduzir a contaminação por partículas e maximizar o rendimento do wafer. Fornecemos soluções personalizadas de design estrutural e de materiais em torno da janela de processo específica do cliente (temperatura operacional, química de gás reativo, taxas de rampa).

Nossos principais recursos de design:

• Rigorosa correspondência de estresse CTE:Para ciclos térmicos rápidos (>100 °C/min), combinamos com precisão as curvas de temperatura CTE de substratos de grafite de alta pureza e revestimentos CVD, reduzindo fundamentalmente o risco de delaminação e microfissuras do revestimento.
• Seleção de revestimento específico para cenário de processo:Revestimento CVD SiC para ambientes de epitaxia Si/SiC (Epi), MOCVD e gravação de plasma; Revestimento CVD TaC para temperaturas mais altas e condições fortemente corrosivas (por exemplo, crescimento de PVT de cristal único de SiC).
• Otimização de resistividade controlável e condutividade térmica:Controle preciso da resistividade em massa e da condutividade térmica do substrato e do revestimento para atender aos requisitos específicos de campo elétrico e térmico de RF, mandris eletrostáticos ESC ou zonas de aquecimento.
• Controle da fonte de contaminação e redução de CoO:Camadas de deposição de CVD de alta pureza vedam densamente o grafite poroso, reduzindo significativamente o derramamento de partículas, a difusão de impurezas metálicas ultra-traços e o risco de liberação de gases em alta temperatura.

Comparação típica de seleção de revestimento (guia rápido)

Caso real e benefícios do cliente (experiência):

Um fabricante líder de epitaxia de SiC (Epi):O componente original usava um revestimento CVD TaC incompatível, resultando em tensão interfacial excessiva e microfissuras frequentes em altas temperaturas. Executamos novamente simulações termodinâmicas e mudamos para umSubstrato de grafite especial de alta pureza compatível com CTE + camada tampão + revestimento SiC CVDsolução. Resultado: a vida útil média dos componentes aumentou de 200 horas para 850 horas; a frequência anual de substituição por ferramenta caiu de 40 para 9 vezes; a economia abrangente de custos de O&M de equipamentos ultrapassou 650.000 RMB por ano.

Relatório de análise de pureza GDMS para revestimentos TaC e SiC

Perguntas frequentes

Comece seu serviço exclusivo agora